| ·微电子器件： | 单片、多片、膜和混合集成电路，以及构成这些电路的各种元件。 |
| ·绝对最大额定值： | 根据“绝对值体系”规定的一组极限值，在任何使用条件下都不允许超过这些极限值。在为确定器
件性能和批质量而对微电子器件进行试验时，如已确定试验没有破坏性，并且采取了限制器件击穿及避
免引起器件退化的措施，则允许超过这些极限值。这些额定值是极限值，超过这些极限值，器件的使用
可靠性可能受到损害。通常不能同时达到全部额定值。只有在各项工作条件都不超过额定值的情况下，
才允许某些额定值的组合。除另有规定外，电压、电流和功率额定值是针对 25℃±3℃，正常大气条件
和连续直流功率情况规定的。对脉冲和其他工作条件，电流、电压和功率耗散额定值与时间和占空比有
关。为保证不超过额定值，使用微电路的整机设计者应确定一个平均设计值，此值低于额定值，有合理
的安全系数。这样在正常的电源电压波动、负载变化和整机制造中存在分散性等情况下也不会超过额定
值。
方法 1005、方法 1008、方法 1015、方法 5004 和方法 5005 中规定的试验额定值，仅适用于短期、
加速应力的贮存、老炼及寿命试验，而不得作为使用微电路时的设计依据。 |
| ·最坏情况条件： | 把电源电压、输入信号、负载和环境条件的最不利数值(依器件的功能而定，但在规定的工作范围
内)，同时加到被试器件上，就构成了最坏情况条件。测试不同参数时的最坏情况可能是不一样的。如
果并非全部测试条件都取最不利的数值，则用术语“部分最坏情况条件”加以区别，并应同时指明与最
坏情况的偏离。例如电源电压、输入信号电平和环境温度的最小值及负载的最大值可能构成测量门输出
电压的“最坏情况条件”。在室温下加电条件取最不利的数值则构成“部分最坏情况条件”，这时应注
明“在室温下”以示区别。 |
| ·加速试验条件： | 规定作为加速试验条件的一个或几个应力水平，其值超过最大额定工作或贮存应力水平，但不超过
试验额定值。 |
| ·静态参数： | 用来表示器件直流特性的电参数。
例如：直流电压、直流电流或直流电压比、直流电流比或直流电压与直流电流之比。 |
| ·动态参数： | 用来表示器件交流特性的电参数。
例如：电压或电流的方均根值，或随时间变化的值，或它们之间的比值。 |
| ·开关参数： | 与输出电平转换有关的参数，或与阶跃输入响应有关的参数。 |
| ·功能试验： | 按顺序实现功能(真值)表的通过、通不过试验；或器件作为外电路的一部分来工作，对整个电路的
工作进行试验。 |
| ·腐蚀： | 指涂层和(或)底金属由于化学或电化学的作用而逐渐地损坏。 |
| ·腐蚀部位： | 指涂层和(或)底金属被腐蚀的部位，即腐蚀位置。 |
| ·腐蚀生成物(淀积物)： | 指腐蚀作用的结果(即锈或氧化铁、氧化镍、氧化锡等)。腐蚀生成物可能在原来腐蚀部位，或者由
于盐液的流动或蔓延而覆盖非腐蚀区域。 |
| ·腐蚀色斑： | 腐蚀色斑是由腐蚀产生的半透明沉淀物。 |
| ·气泡： | 指涂层和底金属之间的局部突起和分离。 |
| ·针孔： | 指涂层中产生的小孔，它是完全贯穿涂层的-种缺陷。 |
| ·凹坑： | 指涂层和(或)底金属的局部腐蚀，在某一点或小区域形成空洞。 |
| ·起皮： | 指局部涂层分离，而使底金属显露。 |
| ·负载： | 指被试样品和试验中固定这些样品的夹具。最大负载应由载有规定样品的最坏情况下的负载温度来
确定。当负载减弱空气流通量时，用单个负载来模拟实际负载是不合适的。最大负载必须满足规定的条
件。 |
| ·监测用传感器： | 指安放于合适位置并经校准过的温度传感器，从而能指示与最坏情况样品处相同的温度。最坏情况
样品温度的位置由最坏情况负载温度的定期表征来确定。 |
| ·最坏情况负载温度： | 插入试验样品内的热电偶所指示的规定样品的温度。这些样品温度指示仪应放在负载的中央和每一
个角落。在周期的时间间隔内，来确定最坏情况负载温度。 |
| ·工作区： | 试验箱内负载温度控制在表 1 规定范围内的区域。 |
| ·转换时间： | 样品从一个极端温度转移到另一个极端温度所经历的时间。 |
| ·最大负载： | 对应于最坏情况负载温度满足时间参数要求(见 3.1)时的最大负载。 |
| ·停留时间： | 负载在极端温度下停留的时间。 |
| ·循环： | 一个循环包括从环境室温开始，进行第一步，然后进行第二步，或改为先进行第二步再进行第一步，
再回到环境室温，中间没有间断。 |
| ·停留时间： | 负载浸入试验槽中的时间。 |
| ·负载： | 被试样品和试验中固定这些样品的夹具。 |
| ·最大负载： | 在规定时间内，使试验槽保持规定温度的前提下，在其中能安放的器件和夹具的最大质量。 |
| ·转换时间： | 负载从一个试验槽中取出，浸入到另一个试验槽中所经过的时间。 |
| ·最坏情况负载温度： | 插入试验样品内的热电偶所指示的规定样品的温度。这些样品温度指示仪应放在负载的中央和每一
个角落。在周期的时间间隔内，来确定最坏情况负载温度。 |
| ·监测用传感器： | 指安放于合适位置并经过校准过的温度传感器，从而能指示与最坏情况样品处于相同位置的温度。
通过定期表征最坏情况负载温度来确定最坏情况样品位置。 |
| ·外壳温度(Tc)： | 在内部装有微电路芯片的封装壳体上规定参考点处的温度。 |
| ·安装表面温度(T
M
)： | 器件与散热器安装界面(或主要散热表面)上规定点的温度。 |
| ·结温(T
J
)： | 微电路中产生主要热量的半导体结的温度。T
J(峰值)
是非均匀电流分布下工作结的峰值温度，T
J(平均)
是非均匀电流分布下工作结的平均温度，T
J(区域)
是最接近工作结的六个等效半径处的温度(等效半径是面
积与结界面区域面积相同的等效圆的半径)。通常，T
J(区域)
≤T
J(平均)
≤T
J(峰值)
。即使工作结中的电流分布是
均匀的。 |
| ·热阻(结到规定参考点： | 结至封装壳体上参考点的温差与功耗(P
D
)之比。 |
| ·功耗(P
D
)： | 单个半导体结消耗的功率，或整个封装器件消耗的功率 P
D（封装）
。 |
| ·热响应时间(tJR)： | 结温变化达到最终值 90%所需要的时间，结温变化是在器件参考点温度保持不变的情况下，由于
功耗的阶跃变化造成的。为了与测量结温的特定方式相一致，热响应时间也分为 t
JR(峰值)
、t
JR(平均)
、t
JR(区域)
。 |
| ·温敏参数： | 被测结与温度有关的电特性，它随结温的改变而改变，因而可用来测量结温。 |
| ·标准漏率： | 25℃时，在高压一侧为一个大气压(101.33 kPa)和低压一侧为低于 0.13 kPa 的情况下，每秒钟通过
一条或多条泄漏通道的干燥空气量。(Pa·cm3)/s。 |
| ·测量漏率(R
1
)： | 在规定的条件下，采用规定的试验媒质测得的给定封装的漏率。为了便于与用其他测试方法得到的
漏率进行比较，测量漏率必须转换成等效标准漏率。(Pa·cm3)/s。 |
| ·等效标准漏率(L)： | 具有与 R1同样漏气几何结构的同一种封装，在 1.1.1 标准条件下的漏率。3.1.1.2 中
的公式(1)(不适用于试验条件 B)给出了 L/R1比值，即给出了测量漏率为 R1的封装的
等效标准漏率 L。其中，R1要受到封装体积和漏气试验的试验条件参数的影响。 |
| ·电离辐射效应： | 由于辐射诱生电荷引起的器件电参数的变化。也称之为总剂量效应。 |
| ·辐射中测试： | 辐射期间对器件进行的电测试。 |
| ·非辐射中测试： | 除辐射期间以外的任何时间对器件进行的电测试。 |
| ·移地测试： | 将器件从辐射位置移开后对器件进行的测试。 |
| ·时变效应(TDE)： | 辐射后，由于辐射诱生陷阱电荷的生长和(或)退火引起的电参数明显退化。在辐射期间也会发生类
似的效应。 |
| ·加速退火试验： | 利用提高温度加速时变效应的试验程序。 |
| ·增强低剂量率敏感度： | 用于指某一样品在剂量率低于 0.5Gy(Si)/s 时，增强辐射产生的破坏。 |
| ·过剂量测试： | 指一个因子，它应用于一个规定的剂量，该剂量决定样本在规定级别符合要求必须通过的测量剂量
水平。如一个过计量测试因子为 1.5 意味着那个样品必须要用规定剂量的 1.5 倍进行测试。 |
| ·参数Δ设计容限： | 设计容限指的是一个电参数的辐射诱发变化。PDDM2 指在一个特定剂量下辐射后的变化值乘以 2
再加上辐射前的值来看样品是否超过了辐射后参数的限制。比如：辐射前的 Ib 值是 30nA，辐射
(200Gy(Si))后是 70nA(Ib 相差 40nA)，那么，对于 PDDM2 来说，其值应为 110nA(30nA＋2×40nA)
如果可接收的辐射后限度为 100nA，那么这个样品为失败。 |
| ·剂量率感应锁定： | 这是一种可恢复的器件效应。由于电离辐射脉冲产生的光电流作用，使器件内寄生结构(例如 p－n
－p－n 或 n－p－n－p 四层通路)导通，而且在光电流消失后仍维持一段不确定时间的导通状态。只要电
源电压大于维持电压、电流大于维持电流，器件就维持锁定。锁定破坏了电路中某一部分的正常工作，
并可能由于半导体区域、金属化层或键合线的局部过热引起器件致命损坏。 |
| ·锁定窗口： | 指器件呈现锁定效应的特定剂量率范围。低于或超过该范围，器件都不发生锁定。一个器件可能表
现有不止一个锁定窗口。在 CMOS(包括侧壁氧化物隔离)逻辑器件和 LSI 存贮器中均已观察到锁定窗
口。在其他器件中也可能会出现这一现象。 |
| ·恢复时间： | 器件去掉辐射脉冲作用后电源电流恢复到规定范围所需的时间间隔。 |
| ·维持电压和维持电流： | 维持锁定现象所需的最小电压和电流。 |
| ·组合逻辑： | 组合(确定型)逻辑器件指这样一类器件，其输出仅取决于器件输入端的逻辑信号，不考虑开关延迟。
组合逻辑器件不包含存储单元，只包括门电路、解码器和多路调制器。 |
| ·时序逻辑： | 时序(不确定型)逻辑器件指这样一类器件，在任意给定时刻的输出状态取决于前一时刻输入端所加
逻辑信号的顺序和时间关系。时序逻辑器件包含内部存储单元。移位寄存器、存储器、计数器和触发器
均属时序逻辑器件。 |
| ·剂量率翻转的阈值： | 能引起下述任一种现象出现的剂量率：
a) 瞬态输出翻转，即处于工作状态的数字集成电路，输出电压发生变化，而高于或低于规定的逻
辑电平(瞬态电压判据见 3.2)，但在辐射脉冲停止作用后，电路立即恢复至辐射前的状态。
b) 数据存贮或逻辑状态翻转，有一个或多个内部存贮或逻辑单元的状态发生变化，而且在辐射脉
冲作用后并不能立即得到恢复。但是，如果在输入端施加一个与原先用来建立辐射前状态时相
同的逻辑信号序列，可使电路恢复至辐射前的条件状态。
c) 动态翻转，正处于工作状态的器件受辐射时，其正常输出或存贮的测试图形发生变化。翻转响
应可取决于辐射脉冲与器件工作周期之间精确的时间关系。由于工作时需要许多时钟信号，使
用宽辐射脉冲是必需的。 |
| ·剂量率： | 给定材料的单位质量在单位时间内从其受辐射的辐射场中吸收的能量。 |
| ·状态矢量： | 一个状态矢量规定了逻辑电路内部所有元件的逻辑条件。对组合电路，状态矢量包括加至所有输入
端的逻辑信号。对时序电路，状态矢量还必须包括所有输入信号的作用顺序和时间关系(这可能包括许
多时钟周期)。 |
| ·组合逻辑： | 组合(确定型)逻辑器件指这样一类器件，其输出仅取决于器件输入端的逻辑信号，不考虑开关延迟。
组合逻辑器件不包含存储单元，只包括门电路、解码器和多路调制器。 |
| ·时序逻辑： | 时序(不确定型) 逻辑器件指这样一类器件，在任意给定时刻的输出状态取决于前一时刻输入端所
加逻辑信号的顺序和时间关系。时序逻辑器件包含内部存储单元。移位寄存器、存储器、计数器和触发
器均属时序逻辑器件。 |
| ·剂量率响应： | 在给定剂量率的辐射脉冲作用下，处于工作状态的线性微电路的参数瞬态变化。 |
| ·剂量率： | 在单位时间内，单位质量的给定材料从对其作用的辐射场中吸收的能量。Gy(Si)/s，Gy(SiO2)/s，Gy(GaAs)/s 等等。 |
| ·剂量率感应翻转： | 当规定参数(如：输出电压、电源电流、输出信号波形)辐射感应的瞬态变化超过规定水平时所发生
的翻转。 |
| ·翻转阈值： | 器件翻转的最小剂量率。然而，记录中所测得的翻转阈值应是最大剂量率，该剂量率是器件未翻转
且输出波形和(或)电源电流的瞬态干扰仍保持在规定极限范围内的情况下测得的数值。 |
| ·软错误： | 由于 α 粒子辐射撞击引起被测器件输出出现瞬时的或数据存储的任一种错误。 |
| ·软错误率(SER)： | 在正常封装环境下单位时间出现的软错误。 |
| ·加速软错误率(ASER)： | 在已知 α 粒子源作用下单位时间内引起的软错误。 |
| ·非特(FIT)： | 1FIT 等于 109器件小时出现-次失效。 |
| ·封装粒子流： | 来自封装材料(即盖板、芯片材料、密封材料及可选的 α 粒子防护层)杂质的 α 粒子在单位时间作
用于单位芯片表面面积上的总数。(cm2·h)－1。 |
| ·修正的封装流： | 芯片表面有保护层时，单位时间内作用于单位芯片表面上的 α 粒子总数。(cm2·h)－1。 |
| ·源粒子流： | 采用经校准的粒子源，单位时间内作用于单位芯片表面的 α 粒子总数。(cm2·h)－1。 |
| ·写/擦疲劳寿命： | 器件按其规范要求所能承受的写/擦循环次数。 |
| ·写/擦循环： | 将存储器中所有位的数据从原状态改变为相反的状态，再改回原状态的作用过程。可以使各位
(“块”、“字节”、“位”)同时变化，也可顺序变化。 |
| ·数据维持烘焙： | 在高温下不加偏置进行烘焙，以加速存储节点处电荷的损耗。 |
| ·可焊性： | 金属被焊料浸润的特性。 |
| ·浸润： | 在被检测表面形成均匀、平滑、无断裂焊料膜的过程。 |
| ·多孔性： | 集中有许多小针孔和凹坑的、呈海绵状不均匀表面的焊料覆盖状况(见图 1)。 |
| ·非浸润： | 表面虽然已与熔融焊料相接触，但焊料未能很好地附着在整个表面上，以致暴露出一部分被试验的
表面(见图 2)。 |
| ·针孔和空洞： | 作为缺陷存在的穿透整个焊料层的小孔(见表 2、图 3、图 4)。 |
| ·脱浸润： | 指当熔融焊料覆盖了被试验的表面后，由于收缩引起无规则形状的焊料堆积，它们与焊料膜覆盖区
域隔开，但基底金属尚未暴露(见图 5)。 |
| ·外来物： | 位于引线材料或涂层上其他材料构成的颗粒(见图 6)。 |
| ·焊料和焊剂涂覆的最小深度： | 不同类型封装，焊料和焊剂涂覆的最小深度分别规定如下：
双列封装指引线引出端展宽到最大肩宽的位置或到达外壳底面，取二者中离封口较远的位置。
径向引线封装(如扁平封装、顶部钎焊方形封装)指引线上离外壳不大于 1.27mm 的位置。
轴向引线封装(如金属圆形封装、针栅阵列封装和平板封装)指引线上到封装主体、或者到封装平面、
或者到支座上距离不大于 1.27mm 的位置，取其离玻璃封口处最远的一个。
有引线片式载体(即 J 形引线封装、翼形引线封装)指引线上由基平面开始扩展的位置或引线上开始
展宽的位置。
无引线片式载体指引出端能全部浸入的位置。 |
| ·有源电路区： | 包括功能电路元件、工作金属化层及其相连的集合(除梁式引线以外)的全部区域。 |
| ·耦合(空气)桥： | 用于互连又与元件表面相隔离的抬起金属化层。 |
| ·块状电阻： | 是一种薄膜电阻器。考虑到修正阻值需要，其宽度设计值应比功率密度要求的宽度宽得多，并且应
在已批准的承制方封帽前目检执行文件中予以说明。 |
| ·接触通孔： | 在键合区或焊球连接区上刻蚀掉介质材料而露出键合下层金属(UBM)的开口。 |
| ·沟道： | 在 FET 结构中位于漏和源之间的区域。 |
| ·受控环境： | 除允许的最大相对湿度不超过 65%外，环境应是 1000 级的要求。 |
| ·裂纹： | 在受检验材料中存在的若干细裂缝(例如，玻璃钝化层裂纹)。 |
| ·碎屑： | 残留在切痕中的原始电阻材料或经激光修正后的电阻材料碎末。 |
| ·芯片涂层： | 为消除封装所产生的应力和防止芯片表面的划伤，在半导体器件表面所涂覆的一层软聚酰亚胺。 |
| ·介质隔离： | 用绝缘层(如氧化物)围绕着单片半导体集成电路中的元件，使该电路中的一个或多个元件之间形成
电的隔离。 |
| ·单层或多层介质： | 为保护在再分布金属层或在焊球连接区上形成接触通孔，在芯片表面淀积的多层或单层介质层 |
| ·扩散岛： | 在半导体材料中采用扩散工序(n－或 p－型材料)所形成的一块体积(或区域)，并由 n－p(或 p－n)
结或介质材料(介质隔离、等平面工艺、SOS、SOI)与周围的半导体材料相隔离。 |
| ·多余物： | 指来自微电路和封装以外的任何物质，或在微电路封装内那些已离开了其原来或预定位置的任何非
外来物质。 |
| ·功能电路元件： | 指二极管、晶体管、穿接层、电容器和电阻器。 |
| ·栅氧化层： | 将 MOS 结构的沟道与栅的金属化层(或用作栅电极的其他材料)相隔离的氧化层或其他介质层(见
图 1)。 |
| ·玻璃钝化层： | 芯片顶层的透明绝缘材料，它覆盖了除键合区和梁式引线以外的有源电路区。 |
| ·玻璃钝化层的裂纹： | 在玻璃钝化层中的细微裂缝。 |
| ·结界线： | 指钝化层台阶的外边缘，它给出了 p 型和 n 型半导体材料之间边界的轮廓。有源结是指在电路元件
正常工作时传导电流的任何一个 p－n 结(例如：集电极－基极结)。 |
| ·切痕： | 修正或切割时从元件面积上被移去或被修正掉一部分材料的区域。 |
| ·间隔线： | 用显微镜放大观察时在该放大倍数下能分辨的两个不接触区域之间的可见距离或间隔。 |
| ·金属半导体场效应晶体管(MESFET)： | 指栅电极采用金属半导体整流接触的场效应晶体管。典型 MESFET 采用砷化镓制作，称为 GaAs
MESFET。MESFET 分为耗尽型器件和增强型器件，分别记为 D－MESFET 和 E－MESFET。 |
| ·金属化层的粘附不良： | 不是由于设计要求而出现的金属化层材料与下面基板的分离，空气桥和由设计切去金属层下部的情
况除外。 |
| ·多层金属化(导体
)： | 用于起互连作用的双层或多层金属或任何其他导电材料，这几层材料之间未用绝缘材料将它们彼此
隔离。“下层金属”指顶层金属下面的任一层金属(见图 2)。 |
| ·多层布线金属化层(导体
)： | 用于起互连作用的双层或多层金属或任何其他导电材料，这几层材料之间用绝缘材料(也称为层间
介质)彼此隔离(见图 3)。 |
| ·电阻器最窄宽度： | -个给定电阻器在修正前的最窄部分的宽度。 |
| ·工作金属化层(导体)： | 用作起互连作用的所有金属层或任何其他导电材料层，不包括金属化的划片槽、测试图、未连接的
功能电路元件、不使用的键合区和识别标志。 |
| ·原始宽度： | 在没有出现异常情况下应具有的宽度或距离(例如：原始金属条宽、原始扩散区宽度、原始梁的宽
度等)。 |
| ·封装引线柱： | 指封装上的键台区域。 |
| ·钝化层： | 在金属淀积之前或在多层布线器件的各金属层之间，在芯片上直接生长或淀积的氧化硅、氮化硅或
其他绝缘材料。 |
| ·钝化层台阶： | 钝化层高度的急剧变化处，如在一个接触窗口或工作金属化层的交叉处。 |
| ·外围金属： | 所有直接与划片槽相连或位于划片槽上的金属。 |
| ·再扩散层： | 在硅圆片或芯片上将原有键合区重新布线而形成更适合于倒装芯片制作的布线层。 |
| ·再分布金属层： | 为连接原始键合区到被再分布后的焊球连接区而淀积的金属层。 |
| ·金属溅出物： | 在键合区引线键合(焊接)时产生的形状各异且长度不等的金属溅射物(如铝、金)。 |
| ·焊球： | 在接触通孔的凸点下层金属上经过回流工艺形成的球形或半球型焊接材料。 |
| ·焊料凸点： | 通过电镀或网印到光刻胶窗口中而形成的焊料。去掉光刻胶以后，在回流成球形或半球形类似一个
柱状块。 |
| ·基板： | 起支撑结构作用的材料。钝化层、金属化层和电路元件位于其内和(或)其上。 |
| ·基板通孔： | 晶圆上的小孔，通过金属化，实现从晶圆正面(指构成电路的一面)到背面的
电连接。 |
| ·厚膜： | 厚度大于 5μm 的导电的或电阻的或电介质的膜系统。 |
| ·薄膜： | 厚度等于或小于 5μm 的导电的或电阻性的或电介质的膜系统。 |
| ·凸点下层金属： | 淀积在铝键合区或焊球连接区上面，在凸点焊料与焊盘之间增强润湿性和阻止层间金属反应的金属
层。 |
| ·金属化层通孔： | 多层金属化层中-层与另-层的连接通道。 |
| ·有效电路区： | 包括功能电路元件、工作金属化层或除梁式引线以外的任何组合连接区域。 |
| ·附加基板： | 一种支撑结构材料，能在其上/内制作玻璃钝化层、金属化层和组装电路元件，并作为一个整体组
装到主基板上。 |
| ·粘接介质： | 用来实现元件与下层表面附着的一种材料(例如：粘合剂、焊料、合金)。 |
| ·键合区： | 在基板与元件上用于引出、或导电带互连的金属化区域。 |
| ·冷焊接： | 表面呈粒状或无光泽的焊接。当此粒状或无光泽表面是某些特定材料(如 AuSn 焊料等)的特有性质
时，不能作为冷焊接的拒收判据。 |
| ·复合键合： | -个键在另-个键上面所形成的单-金属键合。 |
| ·传导粘接： | 可提供电接触或散热通道的粘接工艺和材料(例如：焊料、共晶焊或含有焊料的环氧树脂)。 |
| ·非传导粘接： | 不提供电接触或散热通道的粘接工艺和材料。 |
| ·边缘金属化： | 能使基板上表面和下表面实现电连接且通过基板侧面的金属化层，也称环绕金属化。 |
| ·元件： | 混合微电路的组成单元，如整体淀积或丝网印刷的无源元件、基板、分立或集成的电子器件，包括
芯片、片式元件及其他微元件，也包括机械零件，如壳体、盖子以及对混合微电路工作起作用的所有部
件。 |
| ·电气公共端： | 具有相等的直流电压/信号电位的两个或两个以上导电面或互连。 |
| ·端点接头或环绕元件： | 电连接到边缘或基板背面的元件。 |
| ·多余物： | 对微电路来说，是外来的任何物质或在微电路封装内任何离开了其原来或预定位置的非外来物质；
导电的多余物是指在常规目检中，采用照明和放大条件下呈现为不透明的那些物质，当在粒子周围有明
显彩色条纹时，该粒子应被认为已嵌入玻璃钝化层中。 |
| ·玻璃钝化层： | 芯片顶层的透明绝缘材料，它覆盖了包括金属化层在内(但不包括键合区和梁式引线)的有效电路
区。裂纹是钝化层中的细微裂缝。 |
| ·绝缘层： | 用于隔离多层导电性和电阻性材料或保护顶层导电电阻材料的介质层。 |
| ·金属间化合物： | 是金－铝化合物之一，是在金丝键合到铝上之后，经过再次暴露于潮湿和高温(温度大于 340℃)的
环境过程后形成的。 |
| ·紫斑： | 紫斑略带紫色，且非常脆，可导致与时间有关系的键合失效；由于有硅物质的存在，
形成三元化合物可大大促进紫斑的生长。 |
| ·机械强度试验： | 用于验证粘接工艺和材料的试验，如机械冲击和恒定加速度。 |
| ·不同金属的复合键合： | 包含两根引线的键合，有不同的金属、一个引线键合到另一个键合的顶部构成；界面在不同金属引
线的键合之间，如，铝丝键合到金丝键合的顶部，反之亦然。 |
| ·工作金属化层导体： | 用作互连的所有金属层或任何其他材料层，不包括金属化的划片槽、测试图形、未连接的功能电路
元件、不用的键合区和识别标志。 |
| ·原始设计间距： | 由设计规定的间距或距离。 |
| ·原始宽度： | 由设计所规定的宽度或距离(例如原始金属条宽、原始扩散区宽度、原始梁的宽度等)。 |
| ·钝化层： | 在金属淀积之前，在芯片上直接生长或淀积的氧化硅、氮化硅或其他绝缘材料。 |
| ·细丝： | 有机聚合物材料的细丝状伸出或触丝。 |
| ·基板： | 支撑结构的材料，钝化层、金属化层和电路元件位于其内或其上。 |
| ·射频调谐： | 是通过改变布线或键合点，增加、取消或改变导线带，或改变电阻、电感、电容的值来调整射频电
路的输出信号，以满足特定的电性能的规定。 |
| ·通孔金属化层： | 是电气上把基板顶部表面金属化与基板背面连接起来的金属化层。 |
| ·未用的部件或未用的淀积元件： | 未与电路连接或和电路支路只在一点上相连的元件，连接情况可由设计或通过观察确定。 |
| ·空洞： | 材料中(内互连线、键合区域等)可以看到下层材料的任何区域，不是由划伤造成的。 |
| ·可见线条： | 在 60 倍放大条件下宽 12.7μm 的线条。 |
| ·阻挡/附着金属层： | 指多层金属化系统中位于下层的金属层，其作用是提供与硅及二氧化硅表面间的良好(机械)附着接
触；或作为阻挡层，阻止金属向某些区域的不希望的扩散，例如防止铝向接触窗口内扩散。 |
| ·横截面： | 指与电流流动方向垂直并扩展至金属条整个条宽范围的一个设想平面，如图 1 所示。对于不平整的
表面上与电流方向不垂直的金属条(如：位于钝化台阶、跨接区、鸟嘴等之上)，为了计算横截面积减少
情况，应将其投影至横截平面。 |
| ·破坏性 SEM： | 指采用了特定的设备参数和技术，使被检查的半导体结构受到超出可接收范围的辐射损伤或污染。 |
| ·方向边： | 典型的方向边(见图 2)为矩形接触窗口的几条边。在该窗口上淀积有金属层。器件工作时，电流将
流入、穿过或流出接触窗口。应指出，接触的几何形状和/或需考虑的位置会发生变化。如果这样的话，
应相应修正方向边的概念。 |
| ·一般金属化层(导体)： | 指除了钝化层台阶、鸟嘴、跨接等不平整表面区以外所有区域上的金属层，包括实际接触窗口上的
金属层(条)。 |
| ·玻璃钝化层： | 位于芯片最顶层覆盖有源区(包括金属化层)的透明绝缘层。但键合区和梁式引线上无玻璃钝化层。 |
| ·内连： | 指淀积在通孔中的金属，实现相互绝缘的金属层间的电学连接。 |
| ·主载流方向边： | 指被设计作为提供电流流入、通过或流出接触窗口(或其他区域)的通道(见图 2)。 |
| ·多层金属化层(导体
)： | 起电连接作用的两层或多层金属，各层金属之间未用生长或淀积的绝缘材料层隔开。“下层金属”
是指顶层金属化层下面的任一层金属。 |
| ·多层布线金属化层(导体)： | 单层金属或多层金属均代表多层布线层中的一层。将几层组合在一起，相互间用生长或淀积的绝缘
材料层隔开，就构成了多层布线金属化层互连系统。用通孔通过绝缘层在某些部分有选择性地将不同层
金属化层连在一起不影响本定义。 |
| ·非破坏性 SEM： | 采用特定设备参数和技术对受检半导体结构产生的辐射损伤或沾污均可忽略不计(见3.10和3.11)。 |
| ·钝化层： | 在金属化之前用生长或淀积工艺在芯片上形成的二氧化硅、氮化硅或其他绝缘材料。 |
| ·钝化层台阶： | 由于晶体表面不平整(如接触窗口、扩散孔、通孔等)形成的垂直面或斜面。 |
| ·通孔： | 在绝缘层上开出的孔，经过淀积金属实现不同层金属层间的连通。 |
| ·晶圆批： | 指在晶圆生产一开始就形成的这样一批微电路晶圆，它们作为一组，同时接受相同工艺处理，被赋
予单独的识别批号或代码，在整个生产工艺过程中提供可跟踪性并保持批的完整性。 |
| ·有效电路区： | 所有的功能电路、工作金属化或任何互连组合；对于电阻，是由两个金属化区(一般是键合区)之间
构成连续通路的所有电阻材料。 |
| ·块状电阻： | 一个固态的矩形电阻，为了方便阻值调整，设计时宽度通常比功率密度要求的要宽得多，这一点应
在合格承制方封帽前目检文件中加以规定。 |
| ·键合区： | 位于元器件外围，可在其上制备电互连线金属化区域。 |
| ·桥接： | 电路中不应该相连接的两部分之间出现的完整连接。 |
| ·导电基板： | 一种可以导电的基板，例如，铜或掺杂的硅是导电基板，而氧化铝和石英是非导电(绝缘)基板。 |
| ·接触窗口： | 为了使淀积材料与基板接触而通过氧化(或绝缘层)开的孔(通常为正方形)。 |
| ·受控环境： | 最大允许相对湿度不超过 65%，并符合 1000 级环境要求。 |
| ·腐蚀： | 由化学作用引起的金属逐渐损耗，伴有腐蚀物的产生。 |
| ·龟裂： | 存在于表面的许多细小的、相互连接的表面裂纹。 |
| ·交叉： | 金属化通路之间没有相互电接触的垂直交叉，通过在跨接区域的两层金属化通路之间淀积一个绝缘
层的方法来实现。 |
| ·碎屑： | 原始的或已修正的电阻或金属材料的碎片。 |
| ·介质： | 一种不导电但能够承受电场的绝缘材料；用于交叉跨接作为钝化层或玻璃钝化层，或用在电容器中。 |
| ·多余物： | 相对于元件而言的任何外来物质，或者是从元件中脱离的任何非外来物质。当它不能被一般的气流
(压强大约 138kPa)或被批准的清洗工艺去除时，就认为是附着的；导电的外来物质是在常规的目检光
照和放大倍数下不透明的所有材料，当颗粒周围出现彩色条纹时，就认为该颗粒已埋入玻璃钝化层中。 |
| ·玻璃钝化层： | 覆盖除键合点之外包括金属化层在内的有效电路区域的最上层透明绝缘材料；龟裂是玻璃钝化层中
存在的许多细小裂纹；裂纹是由应力释放或粘附性差而导致的玻璃钝化层中的缝隙；裂纹可以在金属化
区域上形成环状。 |
| ·切缝： | 阻值调整后时在被修正电阻上形成的干净区域；在激光修正中切缝由回流区域(它由粘附有熔化的
电阻材料为特征)、焦痕热影响区域(它以电阻薄膜在物理形状不变条件下的褪色为特征)和未受干扰区
域所包围。
|
| ·损伤： | 表面受到影响但尚未达到撕裂的程度(如磨痕、压痕等)。 |
| ·多层布线(导体)： | 指相互间用生长或淀积的绝缘材料彼此分隔开的，而又用作互连的不同金属化层或其他材料，“顶
层金属化”是指在绝缘材料上面的任何金属化层。 |
| ·多层金属化(导体)： | 用于互连的两层或多层金属化或其他材料，它们之间未被生长或淀积的绝缘材料彼此分隔开。“下
层金属化”是指位于最上层金属化下面的任何金属化层。 |
| ·工作金属化层(导体)： | 用作互连的所有金属化(金、铝或其他材料)；键合区就是工作金属化，而对准标志、测试图形和识
别标记则不是工作金属化。 |
| ·最小电阻宽度： | 给定电阻调整前的最窄部分；而对于块状电阻其最小电阻宽度可以在合格承制方设计文件中详细说
明。 |
| ·颈状缩小： | 电阻条在金属化界面处的逐渐变细；电阻材料的变细一般在电阻条两侧是相等的，不像空洞那样的
突变。 |
| ·缺口部分切口： | 与被调整电阻相邻的电阻或同一电阻的下一个梯级的不完全的或不适当的修正。 |
| ·非平面元件： | 指三维结构的元件。 |
| ·原始间隔： | 由设计确定的分隔尺寸或空间。 |
| ·原始宽度： | 由设计确定的宽度尺寸。 |
| ·氧化层缺陷： | 氧化层中由边缘处两条或三条彩色条纹所表征的不规则形状缺陷。 |
| ·钝化层： | 在金属化淀积之前用生长或淀积的方法在元件上直接形成的氧化硅、氯化硅或其他绝缘材料。 |
| ·钝化层台阶： | 由设计决定的钝化层厚度改变。 |
| ·无源元件： | 平面电阻、电容、电感和图形化基板(包括单层和多层)，及非平面化的片式电容器、片式电阻器、
片式电感器和变压器等。 |
| ·成膜基板： | 用厚膜或薄膜技术在其上面形成了导体和电阻或电容等元件的基板。 |
| ·平面元件： | 基本是二维元件，元件的所有点均在同-平面内。 |
| ·突起： | 电路图形中的突出部，它通常是由光刻或丝网缺陷引起。 |
| ·电阻梯阶： | 指外观象梯子状的电阻结构，在修正过程中其阻值逐步增加；用于粗调的梯阶结构，一个横档的修
正将导致较大的电阻增加(该变化可能引起阻值超过容差)；而细调的横档在调整时，只导致较小的电阻
增量(不会引起阻值超过容差)。 |
| ·电阻梯阶横档： | 电阻梯阶结构中为增加电阻值而设计的要被激光切割的部分。 |
| ·电阻环： | 外观象环状的可以被修正的电阻结构，粗调的环结构调整可导致较大的电阻变化(这种可能引起阻
值超过容差)；而细调的环结构调整仅引起较小的电阻值变化(该变化不会引起阻值超过容差)。 |
| ·自钝化电阻材料： | 在电阻材料上可以热生长一层形状相同的绝缘层(如氮化钽材料上可生长五氧化二钽)。 |
| ·焦痕： | 激光调整后未物理形式的薄膜电阻材料的退色现象。 |
| ·金属化划伤： | 金属化表面(包括探针痕迹)在内的所有撕裂性缺陷；金属化表面的擦伤不认为是划伤。 |
| ·电阻划伤： | 电阻膜的各种撕裂性缺陷；电阻表面的擦伤不认为是划伤。 |
| ·边条： | 电阻梯阶状结构中横档所依附的部分，边条一般不被激光修正。 |
| ·基板： | 起支撑作用的结构材料。功能电路在基板中或(和)基板上形成。 |
| ·声表面波(SAW)元件： | 利用薄膜技术在各类基板材料上制成的一种平面元件，其尺寸随频率要求而变；设计特征如叉指图
形。 |
| ·引出端： | 用来提供与功能电路电连接的金属区域。 |
| ·厚膜： | 指在基板上用丝网印制形成的电导型、电阻型或介质材料；并在一定的温度下烧制，使之熔凝为其
最终形态。 |
| ·薄膜： | 采用真空蒸发、溅射或其他方法起积在基板上的电导型、电阻型或介质材料，其厚度通常小于 5μm。 |
| ·下层材料： | 在最上层金属化下的任一层材料，包括金属化层、电阻、钝化层、绝缘层或基板本身。 |
| ·通孔： | 绝缘材料上的开口，在该孔上形成一个金属化层到另一层的垂直导电互连通道。 |
| ·玻璃化： | 用加热和熔融的手段使物质向玻璃态或玻璃状转化。 |
| ·金属化层中的空洞： | 因失去金属化而使下层材料可见(暴露)的区域；空洞通常是由光刻和与掩膜版有关的缺陷引起的，
而不是由划伤引起。 |
| ·电阻空洞： | 因失去电阻材料而使下层材料可见(暴露)的区域；空洞通常是由光刻和与掩膜版有关的缺陷引起
的，而不是由划伤引起。 |
| ·环绕导体： | 由设计要求的延伸在基板周围边缘的导体。 |
| ·(空气)耦合桥： | 用于互连的并提高了高度的金属化层，它通过空气间隙或其他绝缘材料与元件表面相隔离。 |
| ·凹痕： | 是在基板上由于金属在非均匀淀积或非均匀处理时而形成的凹痕，如：由过分的激光调整脉冲引起。 |
| ·硬质基板： | 在其中/或在其上形成功能电路的无机刚性材料，例如氧化铝和硅。 |
| ·金属化气泡： | 可以压平中空的隆起处。 |
| ·金属化瘤： | 不能压平的实心隆起处。 |
| ·基板通柱： | 基板材料中的圆形通柱，该通柱连接基板的上下两个表面的接触区，通柱内注满导电金属材料。 |
| ·静电放电(ESD)： | 处于不同静电电位的两个物体间电荷的转移。 |
| ·缺陷： | 外形、装配、功能或工艺与规定的要求不相符合。 |
| ·破坏性物理分析(DPA)： | 为了确定器件是否符合适用的设计和工艺要求，对其进行的剖析、试验、以及检验。 |
| ·与批有关的缺陷： | 由于设计或者制造、试验、或检验过程变化而导致重复出现的缺陷(例如掩模版缺陷，金属化层厚
度、键合强度、绝缘电阻、以及金属化层布线间距、引线之间或引线与芯片边缘之间的间距)。 |
| ·可筛选的缺陷： | 一种采用非破坏性筛选试验或检验能有效检测出的缺陷。 |
| ·自动测试设备(ATE)： | 用来测试实际 DUT 的装置。ATE 具有施加测试向量序列(见 1.1.12)的能力。 |
| ·宽面应用： | 一种应用测试向量序列的方法，即假设输入激励仅在仿真或自动测试开始时变化，且 DUT 初始输
入的所有变化都是同时发生的。
如果用附加的定时信息，例如延时(相对于其他的初始输入)、归 0、归 1、以及归互补来调节测试
向量序列，则称为非宽面应用。 |
| ·检测： | 找出由逻辑故障在逻辑模型中可观测初始输出端处引起的的错误，称之为检测。
所谓硬检测就是从无故障逻辑模型上观察到的输出值明显不同于故障逻辑模型上相应的输出值。例
如，无故障模型的输出值是 0，而故障逻辑模型的输出值是 1；或者无故障模型的输出值是 1，而故障
逻辑模型的输出值是 0。如果自动测试设备(ATE)能够测试出高阻状态(Z)，则硬检测也包括 Z 状态。
所谓潜在检测是当无故障输出是 0 或 1 时，而故障输出值为未知状态(X)，或者为 Z 状态(如果 ATE
不能测出 Z 状态)。 |
| ·确定的测试算法： | 指加在逻辑器件或逻辑单元上，具有已知故障覆盖率或测试效率的一种算法、程序、或一个测试向
量序列。这里的故障覆盖率或检测效率指采用确定的测试算法得到的故障覆盖率或得到的检测效率。例
如，用于随机存储器(RAM)的一个确定的测试算法可以是公开发表的存储测试算法(如 GALPAT)。试
验证明它基本上可以测试出 RAM 所有的故障，因此被评定为具有 100%的测试效率。对 ALU，可以采
用一个经预先计算的、其故障覆盖率已被预先确定的测试向量序列来测试。对不同的逻辑器件或逻辑单
元，存在不止一个确定的测试算法，每一个都分别有确定的故障覆盖率或确定的检测效率。 |
| ·故障层次：失效机理、物理失效、逻辑故障、错误： | “故障层次”把物理缺陷及其起因与故障仿真器及可观察到的效应联系起来。
“失效机理(failure mechanism)”是物理失效的真正起因，例如微电路中铝互连线的电迁移。
“物理失效(physical failure)(简称失效)”是失效机理引起的实际物理缺陷，例如金属互连线开路。
“逻辑故障(logical fault)(简称故障)”是直接由失效引起的结果的逻辑抽象，例如开路金属线导致
逻辑门输入端的“固定 1”行为。
“错误(error)”是在有故障的 DUT 的一个或多个可观察的初始输出端与无故障 DUT 相应输出端
之间逻辑行为的区别。 |
| ·故障覆盖率： | 对 DUT(被测器件)的一个逻辑模型、DUT 逻辑模型的一个故障群、以及给定的一个测试向量序列，
故障覆盖率是故障群中由给定的测试向量序列检测到的故障数与故障群中故障总数之比。故障覆盖率也
可表示为一个百分比。在本测试方法中，故障覆盖率是基于可测故障的等效分类(见 3.3)。对故障覆盖
率分数或百分比进行“舍入”处理时是只“舍”而不“入”。例如，如果从模拟的 10000 个故障中检测
出 9499 个故障，故障覆盖率是 94.99%，如果舍入成两位有效数字，则结果是 94%，而不是 95%。 |
| ·逻辑线、节点： | 逻辑线是逻辑模型中不同部件间的连接。逻辑信号通过逻辑线流通。逻辑线在逻辑模型中为理想化
的“导线”。-组连在-起的逻辑线构成-个节点。 |
| ·逻辑(组合、时序)： | 组合数字逻辑电路仅由不含存储器的部件组成，而且电路中没有反馈路径。时序数字逻辑电路至少
有一个部件含有存储器，或至少有一条反馈路径，或两者都有。例如，一个触发器就含有一个存储器，
交叉耦合逻辑门引入了反馈路径。 |
| ·宏单元： | 宏单元是对包含在另一个模型中的一个模型的逻辑建模表示方式。存在“宏边界”并不一定意味逻
辑模型中必然存在物理边界。主模型指不会被另一个更大模型包含的逻辑模型。“宏”可以是嵌套结构(即
一个宏还可包括有多个子宏)。 |
| ·测试效率： | 指类似于故障覆盖率的一种量，仅当物理失效不能作为逻辑故障精确建模时，用测试效率代替故障
覆盖率。例如，许多 RAM 和可编程逻辑阵列 PLA 故障不能像门级故障那样可以很方便地建立理想故
障模型，但是采用确定测试算法基本上可以有效地检测出这些结构中所有可能的物理故障。 |
| ·测试向量序列： | 指施加在 DUT 逻辑模型上的、有序的激励序列，或通过 ATE 施加在实际 DUT 上的以及用于与 DUT
输出进行比较的激励/响应值。 |
| ·不可测故障和可测故障： | 对一种故障，如果不存在一个测试向量序列能至少引发一个硬检测或潜在检测(见 1.1.3)，本试验
方法中将这种逻辑故障定义为不可测故障。其他类型的故障(即存在有一些测试向量序列，能至少引发
一个硬检测或潜在检测，或者两种都有)在本试验方法中被定义为可测故障(见 3.3.3)。 |